VHDL 실습 보고서

학번: 2024044293 이름: 최시온

1. AND / OR 회로

입력 a, b, c, d에 대해 AND 연산 결과는 out1, OR 연산 결과는 out2로 출력되도록 구현하였다.




그림 1. 모든 입력이 1일 때 out1=1, out2=1




그림 2. 한 입력이 0일 때 AND와 OR 출력 확인

2. 8-to-1 Multiplexer

8개의 입력 중 선택 신호 ch에 해당하는 입력이 data로 출력되는 것을 확인하였다.




그림 3. 8-to-1 Multiplexer 시뮬레이션

3. 7-Segment 문자 표시

en과 dat 입력을 이용하여 7-segment가 VHDL에서 지정한 패턴대로 표시되는 것을 확인하였다.




그림 4. 7-Segment 출력 결과

4. 25-person Voting Machine

25비트 입력 vt에서 1의 개수를 세고, 과반수 조건에 따라 result가 출력되도록 구현하였다.




그림 5. 25-person voting machine 결과

5. 13-bit Counter + 7-Segment

13비트 vt에서 1의 개수를 계산하고, 계산 결과를 7-segment에 표시하도록 구현하였다.




그림 6. 13비트 입력의 1 개수에 따른 7-Segment 출력

결과

각 회로를 VHDL로 작성한 뒤 Logisim-evolution에서 시뮬레이션하여 입력에 따라 출력이 정상적으로 변하는 것을 확인하였다.